具有高效取模尋址單元的數(shù)字信號處理器

基本信息

申請?zhí)?/td> CN200410015736.2 申請日 -
公開（公告）號 CN1259621C 公開（公告）日 2006-06-14
申請公布號 CN1259621C 申請公布日 2006-06-14
分類號 G06F9/34(2006.01) 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 徐如淏;陳健 申請（專利權(quán)）人 上海領(lǐng)微科技有限公司
代理機(jī)構(gòu) 上海交達(dá)專利事務(wù)所 代理人 毛翠瑩
地址 200240上海市閔行區(qū)東川路800號
法律狀態(tài) -

摘要

摘要 一種具有高效取模尋址單元的數(shù)字信號處理器，在地址產(chǎn)生單元內(nèi)設(shè)置的取模尋址單元包括基址寄存器組，變址寄存器組，模數(shù)寄存器組，全加器，進(jìn)位保留加法器和數(shù)據(jù)選擇器，基址寄存器，變址寄存器和模數(shù)寄存器接受從有效地址準(zhǔn)備單元傳來的數(shù)據(jù)信息，基址寄存器和變址寄存器的值分別輸入到一個(gè)全加器和進(jìn)位保留加法器，同時(shí)模數(shù)寄存器的值也輸入到該進(jìn)位保留加法器，進(jìn)位保留加法器的兩個(gè)輸出作為中間結(jié)果又輸入到另一個(gè)全加器，同時(shí)該加法器的進(jìn)位輸出端連到數(shù)據(jù)選擇器上，來選擇兩個(gè)加法器的輸出結(jié)果。本發(fā)明使 得數(shù)字信號處理器取模單元的時(shí)延降低，同時(shí)由于省去了復(fù)雜的比較器而減少了芯片面積，提高了芯片的性能，增加了它的性價(jià)比。