用于存儲單元陣列的讀出單元以及包括其的存算一體芯片
基本信息
| 申請?zhí)?/td> | CN201910723333.X | 申請日 | - |
| 公開（公告）號 | CN112349316A | 公開（公告）日 | 2021-02-09 |
| 申請公布號 | CN112349316A | 申請公布日 | 2021-02-09 |
| 分類號 | G11C7/06(2006.01)I; | 分類 | 信息存儲; |
| 發(fā)明人 | 王紹迪 | 申請（專利權）人 | 北京知存科技有限公司 |
| 代理機構 | - | 代理人 | - |
| 地址 | 100083北京市海淀區(qū)學院路35號世寧大廈1707 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明提供一種用于存儲單元陣列的讀出單元以及包括其的存算一體芯片，該讀出單元包括：ADC、判決子單元以及多路選擇開關；所述ADC以及所述判決子單元的輸入端均接收輸入電壓，所述判決子單元的輸出端連接所述ADC的控制端以及所述多路選擇開關的地址選通端；所述多路選擇開關的第一輸入端連接所述ADC的輸出端，第二輸入端接收第一電平，第三輸入端接收第二電平，所述第一電平小于所述第二電平。一方面能夠減少ADC的量化范圍，在量化精度要求相同的情況下，能夠有效簡化ADC的設計，減少ADC占用面積，降低ADC的功耗，降低電路成本；另一方面，降低芯片功耗和時延。?? |
