脈沖存算一體芯片以及電子設(shè)備

基本信息

申請(qǐng)?zhí)?/td> CN202022210896.X 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN213365507U 公開(kāi)（公告）日 2021-06-04
申請(qǐng)公布號(hào) CN213365507U 申請(qǐng)公布日 2021-06-04
分類號(hào) G06F15/78;G11C5/02;G11C11/40;H03K3/01;H03M1/00 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 王紹迪 申請(qǐng)（專利權(quán)）人 北京知存科技有限公司
代理機(jī)構(gòu) - 代理人 -
地址 100083 北京市海淀區(qū)學(xué)院路35號(hào)世寧大廈1707
法律狀態(tài) -

摘要

摘要 本實(shí)用新型提供一種脈沖存算一體芯片以及電子設(shè)備，該脈沖存算一體芯片包括：脈沖生成器，用于將數(shù)字輸入信號(hào)轉(zhuǎn)換為脈沖輸入信號(hào)；存算一體單元陣列，連接該脈沖生成器，用于對(duì)該脈沖輸入信號(hào)進(jìn)行運(yùn)算得到脈沖輸出信號(hào)；脈沖檢測(cè)器，連接該存儲(chǔ)單元陣列，用于將該脈沖輸出信號(hào)轉(zhuǎn)換為數(shù)字輸出信號(hào)；其中，存算一體單元陣列由多個(gè)浮柵晶體管陣列排布組成，通過(guò)用脈沖的個(gè)數(shù)或者脈沖的寬度來(lái)表示輸入數(shù)字信號(hào)，減少ADC、DAC的數(shù)量，進(jìn)而減少存算一體芯片架構(gòu)的電路面積，降低成本，能適應(yīng)集成化、低成本化的需求，減少功耗。