存算一體芯片并行工作的流水線控制方法

基本信息

申請(qǐng)?zhí)?/td> CN202011187603.9 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN112231631A 公開(kāi)（公告）日 2021-01-15
申請(qǐng)公布號(hào) CN112231631A 申請(qǐng)公布日 2021-01-15
分類(lèi)號(hào) G06F17/16;G06F7/544;G06N3/04;G06N3/063 分類(lèi) 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 王紹迪 申請(qǐng)（專(zhuān)利權(quán)）人 北京知存科技有限公司
代理機(jī)構(gòu) - 代理人 -
地址 100083 北京市海淀區(qū)學(xué)院路35號(hào)世寧大廈1707
法律狀態(tài) -

摘要

摘要 本發(fā)明提供一種存算一體芯片并行工作的流水線控制方法，所述存算一體芯片包括多個(gè)陣列排布的存算一體單元陣列，同行的存算一體單元陣列共用DAC，同列的存算一體單元陣列共用ADC，非同行非同列的存算一體單元陣列可以同時(shí)并行工作，并行工作的每個(gè)存算一體單元陣列用于實(shí)現(xiàn)一層神經(jīng)網(wǎng)絡(luò)的矩陣乘加運(yùn)算；所述存算一體芯片并行工作的流水線控制方法包括：獲取實(shí)現(xiàn)一層神經(jīng)網(wǎng)絡(luò)的各步驟的時(shí)延；根據(jù)各步驟的時(shí)延對(duì)同時(shí)并行工作的非同行非同列的多個(gè)存算一體單元陣列進(jìn)行流水線控制，實(shí)現(xiàn)多任務(wù)時(shí)分復(fù)用，提高處理速度，提高吞吐量。