一種基于FPGA對(duì)數(shù)據(jù)進(jìn)行算法處理的密碼卡及其加密方法
基本信息
| 申請(qǐng)?zhí)?/td> | CN201810953596.5 | 申請(qǐng)日 | - |
| 公開（公告）號(hào) | CN109344664A | 公開（公告）日 | 2019-02-15 |
| 申請(qǐng)公布號(hào) | CN109344664A | 申請(qǐng)公布日 | 2019-02-15 |
| 分類號(hào) | G06F21/72;G06F21/77 | 分類 | 計(jì)算；推算；計(jì)數(shù); |
| 發(fā)明人 | 孟李林;劉偉;周曉剛;宋靖 | 申請(qǐng)（專利權(quán)）人 | 北京得安信息技術(shù)有限公司 |
| 代理機(jī)構(gòu) | 成都眾恒智合專利代理事務(wù)所（普通合伙） | 代理人 | 西安得安信息技術(shù)有限公司;山東得安信息技術(shù)有限公司;北京得安信息技術(shù)有限公司;陜西友安信誠信息科技有限公司 |
| 地址 | 710000 陜西省西安市高新區(qū)丈八街辦高新二路15號(hào)瑞吉大廈7層10701-7941室 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明公開了一種基于FPGA對(duì)數(shù)據(jù)進(jìn)行算法處理的密碼卡，包括：密碼算法模塊、FLASH存儲(chǔ)器、PCI?E總線接口、隨機(jī)數(shù)發(fā)生器，還包括：具有NIOS軟核處理器的FPGA主控芯片，F(xiàn)PGA主控芯片內(nèi)部集成有PCI?E IP核和算法狀態(tài)機(jī)。本發(fā)明還公開了上述密碼卡的加密方法。本發(fā)明通過上述技術(shù)方案優(yōu)化了密碼卡的通用架構(gòu)，在實(shí)現(xiàn)相同算法功能的基礎(chǔ)上提高了密碼卡算法性能，減少硬件芯片數(shù)量并降低硬件電路的設(shè)計(jì)難度和密碼卡功耗，有效地發(fā)揮了高速密碼卡算法芯片的速度和性能，具有密碼運(yùn)算速度快、效率高、功耗小的優(yōu)點(diǎn)，具有很好的推廣價(jià)值。 |
