指令處理方法及存儲(chǔ)控制器
基本信息
申請(qǐng)?zhí)?/td> | CN201810631831.7 | 申請(qǐng)日 | - |
公開(公告)號(hào) | CN110618833B | 公開(公告)日 | 2022-01-11 |
申請(qǐng)公布號(hào) | CN110618833B | 申請(qǐng)公布日 | 2022-01-11 |
分類號(hào) | G06F9/30(2006.01)I | 分類 | 計(jì)算;推算;計(jì)數(shù); |
發(fā)明人 | 陳燦琳 | 申請(qǐng)(專利權(quán))人 | 深圳大心電子科技有限公司 |
代理機(jī)構(gòu) | 深圳壹舟知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) | 代理人 | 寇闖 |
地址 | 518057廣東省深圳市南山區(qū)粵海街道高新南四道泰邦科技大廈6層609室 | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明提出一種指令處理方法及存儲(chǔ)控制器。指令處理方法適用于存儲(chǔ)控制器。存儲(chǔ)控制器包括處理器及周邊元件。指令處理方法包括:在處理器中配置第一指令緩沖器及第二指令緩沖器;在存儲(chǔ)控制器中配置同步器,同步器在預(yù)定時(shí)間間隔改變標(biāo)記的值以將第一指令緩沖器或第二指令緩沖器設(shè)定為有效;以及當(dāng)?shù)谝恢噶罹彌_器為有效且處理器發(fā)布指令時(shí),處理器將指令暫存在第一指令緩沖器且周邊元件的其中之一存取第一指令緩沖器中的指令以執(zhí)行對(duì)應(yīng)操作。因此,本發(fā)明的指令處理方法及存儲(chǔ)控制器能有效降低總線延遲并提升指令執(zhí)行速度。 |
