芯片布局方法、裝置、終端設(shè)備及計算機可讀存儲介質(zhì)

基本信息

申請?zhí)?/td> CN202111262352.0 申請日 -
公開（公告）號 CN113962186A 公開（公告）日 2022-01-21
申請公布號 CN113962186A 申請公布日 2022-01-21
分類號 G06F30/392（2020.01）I;G06F30/394（2020.01）I;G06N3/04（2006.01）I 分類 計算；推算；計數(shù);
發(fā)明人 涂宏斌;劉雨芃;鄭文耀;李杰;趙瑞敏;徐任玉;于明;尹立一;王昊天 申請（專利權(quán)）人 湖南長城科技信息有限公司
代理機構(gòu) 深圳中一聯(lián)合知識產(chǎn)權(quán)代理有限公司 代理人 楊志強
地址 518000廣東省深圳市南山區(qū)科技園長城計算機大廈
法律狀態(tài) -

摘要

摘要 本申請適用于數(shù)據(jù)處理技術(shù)領(lǐng)域，提供了一種芯片布局方法、裝置、終端設(shè)備及計算機可讀存儲介質(zhì)，包括：獲取目標(biāo)電路板上芯片的多種候選布局；構(gòu)建多種候選布局各自對應(yīng)的圖模型，其中，圖模型中的節(jié)點為目標(biāo)電路板上的芯片，圖模型中兩個節(jié)點之間的邊表示兩個節(jié)點各自表示的芯片之間存在信號交互，圖模型中兩個節(jié)點之間的邊上的權(quán)重由兩個節(jié)點各自表示的芯片在目標(biāo)電路板上的距離確定；根據(jù)圖模型和預(yù)設(shè)的功耗預(yù)測模型預(yù)測多種候選布局各自對應(yīng)的電路功耗；將多種候選布局各自對應(yīng)的電路功耗中的最小值對應(yīng)的候選布局確定為目標(biāo)布局。通過上述方法，可以提高芯片布局的智能程度、保證最終布局的最優(yōu)性。