一種信號(hào)幅度實(shí)時(shí)探測的FPGA電路

基本信息

申請(qǐng)?zhí)?/td> CN202022264523.0 申請(qǐng)日 -
公開（公告）號(hào) CN213484820U 公開（公告）日 2021-06-18
申請(qǐng)公布號(hào) CN213484820U 申請(qǐng)公布日 2021-06-18
分類號(hào) H03D7/16（2006.01）I;G01R23/175（2006.01）I 分類 基本電子電路;
發(fā)明人 沙文祥;吳太陽 申請(qǐng)（專利權(quán)）人 南京國睿安泰信科技股份有限公司
代理機(jī)構(gòu) 南京知識(shí)律師事務(wù)所 代理人 康翔;高嬌陽
地址 210001江蘇省南京市鼓樓區(qū)古平崗4號(hào)
法律狀態(tài) -

摘要

摘要 本實(shí)用新型公開了一種信號(hào)幅度實(shí)時(shí)探測的FPGA電路，在FPGA內(nèi)部設(shè)置A/D轉(zhuǎn)換器、混頻器、FFT運(yùn)算器、延時(shí)器、FIR濾波器、求模運(yùn)算器、峰值采樣器、混合采樣器等，實(shí)時(shí)探測信號(hào)的幅度峰值和準(zhǔn)峰值，僅需要很少的FPGA資源，利用FPGA的流水線特性，對(duì)輸入數(shù)據(jù)依次延時(shí)一個(gè)工作時(shí)鐘，形成三個(gè)數(shù)據(jù)流和三個(gè)對(duì)應(yīng)的數(shù)據(jù)序號(hào)流，在整個(gè)輸入數(shù)據(jù)流完畢后的不到10個(gè)工作時(shí)鐘，實(shí)現(xiàn)了探測的準(zhǔn)確計(jì)數(shù)，可以輸出峰值和準(zhǔn)峰值。