一種具有超結結構的VDMOS器件及其制作方法

基本信息

申請?zhí)?/td> CN201810162803.5 申請日 -
公開（公告）號 CN108365010B 公開（公告）日 2021-08-24
申請公布號 CN108365010B 申請公布日 2021-08-24
分類號 H01L29/78（2006.01）I;H01L29/06（2006.01）I;H01L21/336（2006.01）I 分類 基本電氣元件;
發(fā)明人 王海韻;儲團結;叢艷欣;李亞娜 申請（專利權）人 匯佳網（天津）科技有限公司
代理機構 北京天奇智新知識產權代理有限公司 代理人 龍濤
地址 300392天津市濱海新區(qū)高新區(qū)華苑產業(yè)區(qū)（環(huán)外）海泰發(fā)展六道3號星企一號創(chuàng)新工場研發(fā)中心301
法律狀態(tài) -

摘要

摘要 本發(fā)明提供了一種具有超結結構的VDMOS器件及其制作方法，涉及半導體集成電路技術領域，包括：N型襯底、N+區(qū)、P?體區(qū)、PN交替超結區(qū)、N+源區(qū)、柵極氧化層、多晶硅柵極、介質層隔離、器件源極金屬和器件漏極金屬。N+區(qū)的內表面向中央區(qū)延伸為P?體區(qū)，PN交替超結區(qū)位于N+區(qū)的中央區(qū)的兩側、N+區(qū)與P?體區(qū)之間，P?體區(qū)的上表面與PN交替超結區(qū)相連接處設有N+源區(qū)。該技術方案通過采用多層結構的PN交替超結區(qū)，提高了VDMOS器件單位面積內耐壓能力，將傳統(tǒng)MOS器件的漏極與源極之間間隔的外延層內部引入高摻雜的N+區(qū)，降低了外延層的電阻率，進而減小了VDMOS器件導通電阻，進而緩解了現有技術存在的結構耐壓程度差、導通電阻大的技術問題。