降低開關(guān)損耗的分離柵MOSFET器件及其制造方法

基本信息

申請(qǐng)?zhí)?/td> CN202010317951.7 申請(qǐng)日 -
公開（公告）號(hào) CN111430464A 公開（公告）日 2020-07-17
申請(qǐng)公布號(hào) CN111430464A 申請(qǐng)公布日 2020-07-17
分類號(hào) H01L29/78;H01L21/336;H01L29/423;H01L29/06 分類 -
發(fā)明人 劉秀梅;殷允超;周祥瑞;劉鋒 申請(qǐng)（專利權(quán)）人 江蘇捷捷微電子股份有限公司
代理機(jī)構(gòu) 無錫市大為專利商標(biāo)事務(wù)所（普通合伙） 代理人 江蘇捷捷微電子股份有限公司
地址 226200 江蘇省南通市啟東科技創(chuàng)業(yè)園興龍路8號(hào)
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種降低開關(guān)損耗的分離柵MOSFET器件及其制造方法，它包括第一導(dǎo)電類型襯底、第一導(dǎo)電類型外延層、溝槽、第二導(dǎo)電類型體區(qū)、第一導(dǎo)電類型源區(qū)、絕緣介質(zhì)層、柵極金屬、源極金屬、控制柵多晶硅、柵氧化層、分離柵多晶硅、介質(zhì)隔離腔與漏極金屬，所述分離柵多晶硅的體積小于控制柵多晶硅的體積，且所述分離柵多晶硅與控制柵多晶硅之間的介質(zhì)隔離腔的厚度大于柵氧化層的厚度。本發(fā)明降低了開關(guān)損耗、解決了IGSS漏電過大的問題，本發(fā)明能提高溝槽底部的拐角處的耐壓能力并可精確調(diào)節(jié)輸入電容Ciss和輸出電容Coss的大小。本發(fā)明的制造工藝均與已廣泛使用的半導(dǎo)體制造技術(shù)工藝兼容，利于推廣和批量生產(chǎn)。