一種微機(jī)電芯片與集成電路芯片的混合封裝結(jié)構(gòu)

基本信息

申請?zhí)?/td> CN202120195696.3 申請日 -
公開（公告）號 CN215711764U 公開（公告）日 2022-02-01
申請公布號 CN215711764U 申請公布日 2022-02-01
分類號 B81B7/00（2006.01）I;H05K1/18（2006.01）I 分類 微觀結(jié)構(gòu)技術(shù)〔7〕;
發(fā)明人 王忠 申請（專利權(quán)）人 上海灝谷集成電路技術(shù)有限公司
代理機(jī)構(gòu) 上海匯齊專利代理事務(wù)所（普通合伙） 代理人 童強(qiáng)
地址 200000上海市浦東新區(qū)川沙路1098號8幢
法律狀態(tài) -

摘要

摘要 本實用新型公開了一種微機(jī)電芯片與集成電路芯片的混合封裝結(jié)構(gòu)，包括外殼，所述外殼的內(nèi)頂部固定連接有下電路板，所述下電路板的上壁設(shè)有多個集成電路芯片，所述外殼的內(nèi)壁設(shè)有上電路板，所述上電路板的上壁設(shè)有多個微機(jī)電芯片，多個所述微機(jī)電芯片與多個集成電路芯片的側(cè)壁均固定連接有兩個引腳，所述上電路板與下電路板的上壁均設(shè)有與多個引腳相配合的插槽，多個所述引腳的下端均分別位于多個卡槽內(nèi)，所述外殼的上端設(shè)有封裝蓋，多個所述引腳上均設(shè)有限位機(jī)構(gòu)。本實用新型使整個混合封裝模塊的面積比較小，可以進(jìn)行多層累加，這樣就可以提高使設(shè)備的主板上的面積利用率。