疊層集成電路

基本信息

申請?zhí)?/td> CN201921190072.1 申請日 -
公開（公告）號 CN210092075U 公開（公告）日 2020-02-18
申請公布號 CN210092075U 申請公布日 2020-02-18
分類號 H01L25/065;H01L23/49;H01L23/485 分類 基本電氣元件;
發(fā)明人 顧瑞娟 申請（專利權）人 國科賽思（北京）科技有限公司
代理機構 北京市商泰律師事務所 代理人 鄒芳德
地址 100085 北京市海淀區(qū)安寧莊西路9號院29號樓5層507室
法律狀態(tài) -

摘要

摘要 本實用新型提供了一種疊層集成電路，屬于集成電路技術領域。包括封裝基板上設置有多個焊盤和多層封裝層，封裝層內(nèi)設有集成電路芯片；最底層的集成電路芯片的上表面引出有引腳，其他各層集成電路芯片的上表面和下表面均引出有引腳；引腳連接有引出端子，相鄰兩層集成電路芯片通過引出端子對應連接；最上層的集成電路芯片引出有多個與焊盤對應的引出端子分別通過布線連接對應的焊盤。本實用新型利用疊層封裝，減小封裝體積，增強封裝的靈活性；相鄰兩層封裝層通過引腳和引出端子連接，避免了引線擺動塌陷，利用封裝體側表面的引出端子進行線路再分布，增加了布線的靈活性；降低了引線互連密度，保證引線拉力強度，提高了產(chǎn)品可靠性的疊層集成電路。