疊層集成電路

基本信息

申請(qǐng)?zhí)?/td> CN201921190072.1 申請(qǐng)日 -
公開（公告）號(hào) CN210092075U 公開（公告）日 2020-02-18
申請(qǐng)公布號(hào) CN210092075U 申請(qǐng)公布日 2020-02-18
分類號(hào) H01L25/065;H01L23/49;H01L23/485 分類 基本電氣元件;
發(fā)明人 顧瑞娟 申請(qǐng)（專利權(quán)）人 國科賽思（北京）科技有限公司
代理機(jī)構(gòu) 北京市商泰律師事務(wù)所 代理人 鄒芳德
地址 100085 北京市海淀區(qū)安寧莊西路9號(hào)院29號(hào)樓5層507室
法律狀態(tài) -

摘要

摘要 本實(shí)用新型提供了一種疊層集成電路，屬于集成電路技術(shù)領(lǐng)域。包括封裝基板上設(shè)置有多個(gè)焊盤和多層封裝層，封裝層內(nèi)設(shè)有集成電路芯片；最底層的集成電路芯片的上表面引出有引腳，其他各層集成電路芯片的上表面和下表面均引出有引腳；引腳連接有引出端子，相鄰兩層集成電路芯片通過引出端子對(duì)應(yīng)連接；最上層的集成電路芯片引出有多個(gè)與焊盤對(duì)應(yīng)的引出端子分別通過布線連接對(duì)應(yīng)的焊盤。本實(shí)用新型利用疊層封裝，減小封裝體積，增強(qiáng)封裝的靈活性；相鄰兩層封裝層通過引腳和引出端子連接，避免了引線擺動(dòng)塌陷，利用封裝體側(cè)表面的引出端子進(jìn)行線路再分布，增加了布線的靈活性；降低了引線互連密度，保證引線拉力強(qiáng)度，提高了產(chǎn)品可靠性的疊層集成電路。