適用于SOC的DCT_IDCT協(xié)處理器
基本信息
| 申請(qǐng)?zhí)?/td> | CN201010134943.5 | 申請(qǐng)日 | - |
| 公開(kāi)（公告）號(hào) | CN101794276B | 公開(kāi)（公告）日 | 2012-06-06 |
| 申請(qǐng)公布號(hào) | CN101794276B | 申請(qǐng)公布日 | 2012-06-06 |
| 分類(lèi)號(hào) | G06F17/14(2006.01)I;G06F15/163(2006.01)I | 分類(lèi) | 計(jì)算；推算；計(jì)數(shù); |
| 發(fā)明人 | 孫進(jìn)軍;周毅 | 申請(qǐng)（專(zhuān)利權(quán)）人 | 無(wú)錫致新電子科技有限公司 |
| 代理機(jī)構(gòu) | 無(wú)錫華源專(zhuān)利事務(wù)所 | 代理人 | 無(wú)錫致新電子科技有限公司;東莞潤(rùn)風(fēng)電子科技有限公司 |
| 地址 | 214028 江蘇省無(wú)錫市新區(qū)長(zhǎng)江路21-1號(hào)1104室 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明提供了一種適用于SOC的DCT_IDCT協(xié)處理器，由CP_BRIDGE模塊、RAM模塊、控制和狀態(tài)寄存器、DCT_IDCT二維運(yùn)算模塊、DCT_IDCT一維運(yùn)算模塊、輸入緩存、輸出緩存、clip運(yùn)算模塊及add運(yùn)算模塊組成。本發(fā)明直接和CPU的協(xié)處理器接口相連，不需要額外掛接在AHB或APB總線上，在一定程度上節(jié)省了系統(tǒng)的總線資源；有一塊用于存放待處理數(shù)據(jù)和處理結(jié)果的RAM，該RAM能夠和其它協(xié)處理器復(fù)用。本發(fā)明通過(guò)合理的復(fù)用乘法器和調(diào)節(jié)運(yùn)算的周期數(shù)，使得本發(fā)明具有面積小、速度快、功耗低等優(yōu)點(diǎn)。 |
