多芯片疊加接合結(jié)構(gòu)

基本信息

申請?zhí)?/td> CN202220033268.5 申請日 -
公開（公告）號 CN216719922U 公開（公告）日 2022-06-10
申請公布號 CN216719922U 申請公布日 2022-06-10
分類號 H01L23/02（2006.01）I;H01L25/065（2006.01）I 分類 基本電氣元件;
發(fā)明人 馬健中;劉剛;詹英祺;洪火峰 申請（專利權(quán)）人 銅川九方迅達(dá)微波系統(tǒng)有限公司
代理機(jī)構(gòu) 合肥東邦滋原專利代理事務(wù)所（普通合伙） 代理人 -
地址 727000陜西省銅川市新區(qū)新材料產(chǎn)業(yè)園區(qū)創(chuàng)新路光電子集成產(chǎn)業(yè)園二期3號樓
法律狀態(tài) -

摘要

摘要 本實用新型提供多芯片疊加接合結(jié)構(gòu)，涉及芯片技術(shù)領(lǐng)域，包括疊加內(nèi)層和限制外殼，所述疊加內(nèi)層設(shè)置在限制外殼的內(nèi)部，所述疊加內(nèi)層包括支撐面板、分層支架和側(cè)方支架，所述分層支架的底部連接在側(cè)方支架的內(nèi)部，所述分層支架的另一端連接在支撐面板的上表面，所述支撐面板的底部搭接在側(cè)方支架的頂部。本實用新型限制外殼采用分層支架和側(cè)方支架分別對接多層的支撐面板，從而提升每個支撐面板的穩(wěn)定性，并且在每個支撐面板之間均留有一定的空間，可以有效地防止支撐面板與其他支撐面板相接觸，以避免對內(nèi)部芯片造成破壞，在一定程度上可以提升此結(jié)構(gòu)對于芯片的保護(hù)效果和范圍，同時整體的體積較小，有助于減輕整個結(jié)構(gòu)質(zhì)量。