單RAM多模塊數(shù)據(jù)的緩存方法

基本信息

申請(qǐng)?zhí)?/td> CN202110288714.7 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN113076061A 公開(kāi)（公告）日 2021-07-06
申請(qǐng)公布號(hào) CN113076061A 申請(qǐng)公布日 2021-07-06
分類號(hào) G06F3/06（2006.01）I;G06F12/0871（2016.01）I;G06F1/3234（2019.01）I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 何磊 申請(qǐng)（專利權(quán)）人 四川和芯微電子股份有限公司
代理機(jī)構(gòu) - 代理人 -
地址 610041四川省成都市高新區(qū)吉泰路33號(hào)A座9樓
法律狀態(tài) -

摘要

摘要 本發(fā)明公開(kāi)了一種單RAM多模塊數(shù)據(jù)的緩存方法，其包括如下步驟：a.確定緩存于RAM內(nèi)的模塊數(shù)據(jù)的數(shù)量N，并根據(jù)USB內(nèi)的數(shù)據(jù)傳輸速度M與實(shí)際系統(tǒng)時(shí)鐘L，確定RAM內(nèi)數(shù)據(jù)傳輸所需的位寬A；b.將N個(gè)模塊數(shù)據(jù)分別按優(yōu)先級(jí)別加上ACK反饋標(biāo)識(shí)，每個(gè)所述ACK反饋標(biāo)識(shí)均包含有優(yōu)先級(jí)別信息；c.將加上ACK反饋標(biāo)識(shí)的N個(gè)模塊數(shù)據(jù)分別緩存至RAM內(nèi)；d.按照優(yōu)先級(jí)別依次對(duì)RAM內(nèi)的N個(gè)模塊數(shù)據(jù)進(jìn)行讀/寫。本發(fā)明的單RAM多模塊數(shù)據(jù)的緩存方法實(shí)現(xiàn)了單個(gè)RAM對(duì)多模塊數(shù)據(jù)的緩存，減小了RAM所占用的芯片面積，相應(yīng)減少了芯片的功耗，延長(zhǎng)了芯片的使用壽命。