一種加速版圖處理的方法及系統(tǒng)
基本信息
申請?zhí)?/td> | CN202010444483.X | 申請日 | - |
公開(公告)號 | CN111458974A | 公開(公告)日 | 2020-07-28 |
申請公布號 | CN111458974A | 申請公布日 | 2020-07-28 |
分類號 | G03F1/36(2012.01)I;G03F7/20(2006.01)I | 分類 | - |
發(fā)明人 | 趙西金;胡濱 | 申請(專利權(quán))人 | 珠海市睿晶聚源科技有限公司 |
代理機構(gòu) | 北京華際知識產(chǎn)權(quán)代理有限公司 | 代理人 | 陶小麗 |
地址 | 519000廣東省珠海市香洲區(qū)大學(xué)路101號3棟302 | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域,具體是一種加速版圖處理的方法及系統(tǒng),方法包括版圖劃分及修正步驟和版圖合并步驟,系統(tǒng)包括一個管理節(jié)點、若干個計算節(jié)點和若干個儲存節(jié)點,進(jìn)行層次化整理,區(qū)塊劃分,并行修正,修正結(jié)果合并等需要在計算機處理系統(tǒng)中完成,區(qū)塊相互獨立,可以使區(qū)塊在多個計算節(jié)點獨立完成修正;發(fā)明利用復(fù)用單元層次化,其余單元扁平化分割版圖的方式,用于加速OPC全芯片并行修正的過程,提高并行修正的效率,修正結(jié)果復(fù)用,提高內(nèi)部單元制造的一致性,保證芯片的性能,發(fā)明層次化的單元樹合并修正切割塊,可以縮短OPC驗證,掩膜規(guī)則檢查,二次修正的時間,同時降低修正后數(shù)據(jù)的存儲空間。?? |
