一種基于Tcl的FPGA交互式仿真方法

基本信息

申請(qǐng)?zhí)?/td> CN201410455781.3 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN104216831A 公開(kāi)（公告）日 2014-12-17
申請(qǐng)公布號(hào) CN104216831A 申請(qǐng)公布日 2014-12-17
分類(lèi)號(hào) G06F11/36(2006.01)I 分類(lèi) 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 蔡瀟 申請(qǐng)（專(zhuān)利權(quán)）人 上海北大方正科技電腦系統(tǒng)有限公司
代理機(jī)構(gòu) 北京君尚知識(shí)產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 司立彬
地址 200120 上海市浦東新區(qū)浦東南路360號(hào)上海國(guó)際大廈36樓
法律狀態(tài) -

摘要

摘要 本發(fā)明公開(kāi)了一種基于Tcl的FPGA交互式仿真方法。本方法為：1)在FPGA驗(yàn)證平臺(tái)verilog中新建一個(gè)Tcl解釋器，并建立verilog和Tcl解釋器之間的通信通道；2)在verilog中采用Tcl語(yǔ)言創(chuàng)建一測(cè)試用例；3)Tcl解釋器調(diào)用該測(cè)試用例，當(dāng)收到寫(xiě)操作命令名稱時(shí)，Tcl解釋器通過(guò)寫(xiě)操作命令調(diào)用verilog中的寫(xiě)操作任務(wù)，將進(jìn)行寫(xiě)操作的地址和數(shù)據(jù)傳遞到verilog中，切換進(jìn)程；當(dāng)Tcl解釋器收到讀操作命令名稱時(shí)，通過(guò)讀操作命令調(diào)用verilog中的讀操作任務(wù)，并將進(jìn)行讀操作的地址傳遞到verilog中，切換進(jìn)程；當(dāng)收到等待操作命令名稱時(shí)，Tcl解釋器通過(guò)等待操作命令調(diào)用verilog中的等待操作任務(wù)；4)verilog的任務(wù)完成后將返回值返回給Tcl解釋器，切換進(jìn)程。本發(fā)明減少開(kāi)發(fā)和調(diào)試測(cè)試用例的工作量，可實(shí)時(shí)控制仿真進(jìn)程。