一種同頻連續(xù)串行數(shù)據(jù)同步方法及裝置
基本信息
申請?zhí)?/td> | CN201910305471.6 | 申請日 | - |
公開(公告)號 | CN110046125B | 公開(公告)日 | 2021-05-14 |
申請公布號 | CN110046125B | 申請公布日 | 2021-05-14 |
分類號 | G06F15/173;G06F15/78 | 分類 | 計算;推算;計數(shù); |
發(fā)明人 | 張秀宇;劉志赟 | 申請(專利權(quán))人 | 深圳市致宸信息科技有限公司 |
代理機構(gòu) | 深圳市華盛智薈知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) | 代理人 | 胡國英 |
地址 | 518100 廣東省深圳市南山區(qū)粵海街道科技南八路2號豪威科技大廈2101室 | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明公開了一種同頻連續(xù)串行數(shù)據(jù)同步方法及裝置,通過若干個相位不同的接收同頻時鐘控制接收模塊并行采樣發(fā)送模塊發(fā)送的連續(xù)串行數(shù)據(jù)信號,得到若干個采樣數(shù)值,對若干個采樣數(shù)值進行判斷,得到最佳的接收同頻時鐘,克服現(xiàn)有技術(shù)中由于路徑延時、時間抖動等導(dǎo)致單拍數(shù)據(jù)信號采樣錯誤的問題和由于減少時序收斂導(dǎo)致時鐘樹消耗造成芯片成本開支大的問題,提高同源同頻異步信號的采樣準(zhǔn)確性,保證芯片內(nèi)部數(shù)據(jù)的正確性,減少時序收斂導(dǎo)致的時鐘樹的開銷,減少芯片成本,縮小芯片的面積。 |
